2019-12-25 Zybo Z7にてVivadoでのブロックデザイン検証時にPS DDR interfaces might fail when entering negative DQS skew values.という重大警告が表示される 環境 Vivado 2019.2 Zybo Z7-10 問題 ブロックデザイン検証時に以下画像に示す重大警告「PS DDR interfaces might fail when entering negative DQS skew values.」が表示される。 エラーメッセージ 解決方法 以下画像に示すように、DDR Configuration内のDQS to Clock Delayの設定を変更する。 Digilentによれば、キャリブレーションアルゴリズムは負の値を指定したとしても、0を指定した場合と同じ動作を行うため設定変更による問題は無いようである。 デフォルト設定 設定変更後 参考 reference.digilentinc.com
